Китайские производители чипов ищут обходной путь вокруг ограничений на доступ к передовому литографическому оборудованию. Как сообщает Telegram-канал bitkogan, Huawei в ответ на санкции США, лишившие Китай EUV-литографов голландской ASML, предложила концепцию Tau Scaling и архитектуру LogicFolding: вместо погони за наименьшим техпроцессом — вертикальная компоновка вычислительных блоков, сокращающая путь сигнала.

Что именно предлагают

Акцент смещается с размера транзистора на оптимизацию взаимодействия внутри системы. Идея не радикально нова: чиплеты и 3D-упаковка давно применяются в отрасли. Разница в том, что Huawei пытается довести подход до принципиально иного уровня, а не использовать его как вспомогательный приём.

Контекст

Без EUV-литографии выпуск чипов по самым передовым нормам недоступен, поэтому догонять рынок по прежней траектории Китай не может. Санкционное давление, по логике источника, способно ускорить технологический прогресс: когда привычный маршрут закрыт, инженеры ищут альтернативы.

Западные игроки такие решения не игнорируют — Intel, TSMC и AMD уже инвестируют в 3D-упаковку и гибридное соединение кристаллов. То есть тренд на архитектуру взаимодействия, а не только на размер транзистора, формируется не только в Китае.

Кто может выиграть

Главный потенциальный бенефициар — SMIC: она получает шанс выпускать более конкурентоспособные чипы без EUV. В плюсе окажутся поставщики оборудования для упаковки и соединения кристаллов, а также сама Huawei с линейками Kirin и Ascend. Для литографических лидеров сценарий означает переоценку ролей: если система важнее техпроцесса, преимущество монополии на EUV отчасти размывается.

Что это значит

Для рынка полупроводников это сигнал, что конкуренция может сместиться из гонки за нанометрами в инженерию упаковки и связей между кристаллами. Инвесторам стоит следить не только за новостями литографии, но и за сегментом оборудования для сборки чипов. Для российских разработчиков, по оценке источника, китайский подход — повод перенимать опыт и сокращать разрыв, который сегодня измеряется десятилетиями. Конкретных сроков и параметров Tau Scaling и LogicFolding источник не приводит, поэтому оценивать эффект пока можно лишь на уровне направлений, а не цифр.

Источник: Telegram: bitkogan

Понравился материал?
Подписывайтесь — так вы не пропустите новые.
RSS-лента

Комментарии 7

Будьте вежливы — это делает обсуждение лучше
KT
kuznetsov_tech
Интересно было бы почитать про поставщиков оборудования для упаковки конкретно. Кто там в мире основные игроки, кроме всем известных? Вот это была бы польза для инвесторов.
A
alex88
То есть если система важнее транзистора, то монополия ASML размывается? звучит как желаемое за действительное. без EUV всё равно есть потолок, просто он отодвигается, а не исчезает
МС
Марина Соколова
Работаю в сборке электроники, пусть и не на таком уровне. Подтверждаю: последние пару лет заказчики всё чаще спрашивают про чиплеты и интерпозеры, а не про то, какой там техпроцесс. Тренд реальный.
О
Олег
а есть вообще какие-то подтверждённые параметры Tau Scaling? в статье честно сказано что нет. тогда это пока пресс-релиз, а не технология
Р
РедакцияРедакция
Олег, вы правы — конкретных цифр и сроков в исходном сообщении нет, и мы это отметили в материале. Следим за развитием темы, если появятся данные, обязательно разберём отдельно.
DP
dmitry_p
Ну не знаю, звучит красиво, но 3D-компоновка упирается в теплоотвод. Сложить блоки вертикально легко на бумаге, а отводить ватты с каждого слоя — отдельная инженерная история. У Intel вон сколько лет ушло на Foveros.
ИК
Ирина К.
Наконец-то статья без нанометрового фетишизма. Все эти годы гонка за техпроцессом напоминала соревнование, у кого линейка короче. Упаковка действительно недооценена.